當理想開關開始說謊：MOSFET 的寄生電容、Miller 平台與切換損耗

當「理想開關」開始說謊：高速切換下的 MOSFET 真面目

你在入門篇學過：MOSFET 是「用電壓開關電流」的元件，閘極（Gate）一給電壓，通道（Channel）就導通，$I_D$ 隨 $V_{GS}$ 變化。在那個世界裡，MOSFET 幾乎是一個理想開關——要嘛通、要嘛斷，乾淨俐落。

但如果你真的拿一顆功率 MOSFET，把它接到一個 100 kHz 的降壓轉換器（buck converter）裡，再用示波器去看它的閘極電壓波形，你會看到一件詭異的事：在 $V_{GS}$ 從 0 V 往上爬的過程中，電壓會在某個值「卡住」一段時間，形成一個明顯的水平平台，之後才繼續上升。這個平台叫做 Miller plateau（米勒平台），它是整顆電晶體切換損耗的元兇之一。

理想開關不會有平台。會有平台，是因為 MOSFET 內部藏著三個你在直流分析裡看不到、但在高速切換時會反咬你一口的寄生電容（parasitic capacitance）。這一篇，我們就把 MOSFET 從「電壓控制電流源」升級成「帶寄生電容與電荷的動態元件」，看看為什麼一顆「開關」會發熱、會延遲、會振鈴（ringing）。

三個寄生電容：$C_{GS}$、$C_{GD}$、$C_{DS}$

在入門篇，我們把閘極氧化層當成一個單純的絕緣層——電壓加上去，底下感應出通道，故事結束。但「閘極─絕緣層─半導體」這個三明治結構，本質上就是一個電容器。而且不只一個。

MOSFET 內部有三個結構性電容：

• $C_{GS}$（閘─源電容）：閘極金屬與源極之間的電容，主要由閘極氧化層構成，大致與 $V_{GS}$ 無關，可視為近似定值。
• $C_{GD}$（閘─汲電容）：閘極與汲極之間的電容，又稱 Miller 電容。它會隨 $V_{DS}$ 劇烈變化——這是整個故事的關鍵。
• $C_{DS}$（汲─源電容）：汲極與源極之間的接面電容（junction capacitance），來自反向偏壓的 body diode 接面。

資料手冊（datasheet）通常不直接給你這三個值，而是給你三個「實測量」：

$$C_{iss} = C_{GS} + C_{GD} \quad (\text{輸入電容, input capacitance})$$

$$C_{oss} = C_{DS} + C_{GD} \quad (\text{輸出電容, output capacitance})$$

$$C_{rss} = C_{GD} \quad (\text{反向轉移電容, reverse transfer capacitance})$$

注意 $C_{rss}$ 直接就是 Miller 電容 $C_{GD}$。當你在 datasheet 看到 $C_{rss}$ 特別小（例如幾十 pF），代表這顆 MOSFET 為高速切換最佳化過。

$C_{GD}$ 為什麼是麻煩製造者：Miller 效應

$C_{GS}$ 和 $C_{DS}$ 都還算單純，真正棘手的是 $C_{GD}$。原因在於 $C_{GD}$ 同時「跨接」在輸入（閘極）和輸出（汲極）之間，而切換過程中汲極電壓 $V_{DS}$ 的擺幅非常大（從電源電壓掉到接近 0 V）。

回想放大器分析裡的 Miller 效應（Miller effect）：一個橫跨輸入與輸出、增益為 $-A_v$ 的電容 $C$，從輸入端看進去，等效電容會被放大成 $C(1 + A_v)$。MOSFET 在切換過渡區（transition region）正好工作在飽和區，是一個高增益放大器，於是 $C_{GD}$ 從閘極看進去被放大成：

$$C_{Miller} = C_{GD}\,(1 + g_m R_L)$$

其中 $g_m$ 是轉導（transconductance），$R_L$ 是汲極負載。這個被放大的等效電容，必須由閘極驅動電路充放電。問題是：當汲極電壓正在大幅擺動時，流進 $C_{GD}$ 的電流會把閘極驅動電流「吃掉」，使得 $V_{GS}$ 暫時無法上升——這就是 Miller plateau。

看一個例子：為什麼閘極電壓會卡住

考慮一顆 N 通道功率 MOSFET 開啟（turn-on）的過程，分成四個階段：

1. 延遲階段（$0 \to V_{th}$）：閘極電流對 $C_{GS} + C_{GD}$ 充電，$V_{GS}$ 從 0 上升到臨界電壓 $V_{th}$。此時通道尚未導通，$I_D = 0$，$V_{DS}$ 維持在電源電壓。

2. 電流上升階段（$V_{th} \to V_{plateau}$）：$V_{GS}$ 超過 $V_{th}$，$I_D$ 開始隨 $V_{GS}$ 上升（工作在飽和區，$I_D = g_m(V_{GS} - V_{th})$）。電流爬升到負載電流 $I_L$。

3. Miller plateau（電壓平台）：$I_D$ 已達 $I_L$，於是 $V_{GS}$ 被「鉗位」在 $V_{plateau} = V_{th} + I_L / g_m$。此時所有的閘極電流全部灌進 $C_{GD}$，去把 $V_{DS}$ 從高電壓拉下來。在 $V_{DS}$ 完全擺落之前，$V_{GS}$ 不會動。這就是平台。

4. 完全導通階段：$V_{DS}$ 已降到最低，$C_{GD}$ 不再吸電流，$V_{GS}$ 繼續上升到驅動電壓 $V_{DD}$，$R_{DS(on)}$ 降到最小。

關鍵洞見：切換損耗主要發生在階段 2 和 3，因為這兩個階段 $I_D$ 和 $V_{DS}$ 同時都不為零，瞬時功率 $p = v_{DS} \cdot i_D$ 很大。平台越長，損耗越大。

從「電容」改用「電荷」思考：閘極電荷 $Q_g$

既然 $C_{GD}$ 隨電壓非線性變化，用「電容」來算切換時間會很麻煩（你得對非線性電容積分）。工程上更聰明的做法是改用閘極電荷（gate charge）$Q_g$。

datasheet 會給你一張「閘極電荷曲線」（$V_{GS}$ vs. $Q_g$），上面標了三個關鍵電荷量：

• $Q_{gs}$：把 $V_{GS}$ 充到平台起點所需的電荷（對應階段 1+2）
• $Q_{gd}$：撐過 Miller plateau 所需的電荷（對應階段 3，又稱 Miller charge）
• $Q_g$（總）：把 $V_{GS}$ 充到額定驅動電壓的總電荷

用電荷思考的好處是：充電時間直接由「電荷 ÷ 驅動電流」決定，不必管電容怎麼變。

動手算一下：切換時間與驅動電流

假設你有一顆 MOSFET，datasheet 給：$Q_{gd} = 15\ \text{nC}$（Miller charge），閘極驅動電壓 $V_{drive} = 10\ \text{V}$，平台電壓 $V_{plateau} = 5\ \text{V}$，外加閘極電阻 $R_g = 10\ \Omega$。

問：Miller plateau 期間（也就是 $V_{DS}$ 擺落的時間）大約多長？

在平台期間，$V_{GS}$ 鉗位在 $V_{plateau} = 5\ \text{V}$，所以閘極驅動電流為：

$$I_g = \frac{V_{drive} - V_{plateau}}{R_g} = \frac{10 - 5}{10} = 0.5\ \text{A}$$

撐過平台所需電荷是 $Q_{gd} = 15\ \text{nC}$，於是平台時間：

$$t_{plateau} = \frac{Q_{gd}}{I_g} = \frac{15 \times 10^{-9}}{0.5} = 30\ \text{ns}$$

接著估切換損耗。假設汲極電壓 $V_{DS} = 48\ \text{V}$、負載電流 $I_L = 5\ \text{A}$，切換頻率 $f_{sw} = 100\ \text{kHz}$。電壓擺落期間平均功率約：

$$P_{sw,on} \approx \frac{1}{2}\,V_{DS}\,I_L\,t_{plateau}\,f_{sw} = \frac{1}{2}(48)(5)(30 \times 10^{-9})(100 \times 10^3)$$

$$P_{sw,on} \approx 0.36\ \text{W}$$

這只是開啟過程的損耗，關閉過程還有一份類似量級的損耗。重點來了：如果你把 $R_g$ 從 $10\ \Omega$ 降到 $2\ \Omega$，$I_g$ 變成 $2.5\ \text{A}$，平台時間縮短到 $6\ \text{ns}$，切換損耗直接降到原本的 1/5。

這就是為什麼閘極驅動器（gate driver）的「拉電流／灌電流能力」這麼重要——你需要又快又猛的電流去把那 $Q_{gd}$ 推完。

真正的開關不是瞬間導通：$R_{DS(on)}$ 與導通損耗

切換損耗之外，MOSFET 導通時並非完全短路，而是呈現一個有限的導通電阻 $R_{DS(on)}$。這在入門篇被當成「導通」一筆帶過，但在功率應用裡它決定了導通損耗（conduction loss）：

$$P_{cond} = I_D^2 \cdot R_{DS(on)}$$

而且 $R_{DS(on)}$ 有強烈的正溫度係數（positive temperature coefficient）——溫度越高，$R_{DS(on)}$ 越大。這個特性其實是優點：它讓多顆 MOSFET 可以安全並聯（某顆變熱 → 電阻變大 → 自動把電流分給別人），不會像 BJT 那樣發生熱奔潰（thermal runaway）導致電流集中燒毀。

於是一顆功率 MOSFET 的總損耗大致是：

$$P_{total} = \underbrace{I_D^2 R_{DS(on)}}_{\text{導通損耗}} + \underbrace{(E_{on} + E_{off})\,f_{sw}}_{\text{切換損耗}} + \underbrace{Q_{oss}V_{DS}f_{sw}}_{\text{輸出電容損耗}}$$

注意到一個張力：低頻時導通損耗主導，你想要小 $R_{DS(on)}$；高頻時切換損耗主導，你想要小 $Q_g$。但物理上 $R_{DS(on)}$ 和 $Q_g$ 通常互斥——做大晶片面積能降 $R_{DS(on)}$，卻會增加閘極電容與 $Q_g$。這個權衡用 品質因數（Figure of Merit, FOM） 來衡量：

$$\text{FOM} = R_{DS(on)} \times Q_g$$

FOM 越低的元件越好。這正是 GaN（氮化鎵）與 SiC（碳化矽）寬能隙半導體之所以顛覆功率電子的原因——它們的 FOM 比矽 MOSFET 低一個數量級。

體二極體（body diode）：你沒設計，但它一直在那裡

N 通道 MOSFET 的結構裡，P 型 body 與 N 型 drain 之間天生形成一個 PN 接面——這就是體二極體（body diode），方向是從源極指向汲極。你沒有刻意設計它，但它就在那。

在同步降壓轉換器（synchronous buck）這類橋式電路裡，body diode 在「死區時間（dead time）」會自動導通，提供電感電流的續流路徑。但 body diode 有兩個壞處：

1. 正向壓降大（約 0.7–1 V），導通時損耗比通道大。
2. 反向恢復（reverse recovery）：body diode 從導通切換到反向阻斷時，需要時間排掉接面裡儲存的少數載子電荷 $Q_{rr}$。這段恢復電流會造成額外損耗與電壓尖峰（spike）。

這也是 GaN 元件的另一個優勢——GaN HEMT 沒有真正的 PN body diode，反向導通靠通道本身，幾乎沒有 $Q_{rr}$，特別適合高頻硬切換橋式拓樸。

重點回顧

• MOSFET 不是理想開關。三個寄生電容 $C_{GS}$、$C_{GD}$、$C_{DS}$ 讓它在高速切換時產生延遲、損耗與振鈴；datasheet 以 $C_{iss}$、$C_{oss}$、$C_{rss}$ 形式提供。
• Miller 電容 $C_{GD}$（= $C_{rss}$） 是元兇：因 Miller 效應被放大，導致閘極電壓出現 Miller plateau，這段期間 $V_{DS}$ 與 $I_D$ 同時不為零，是切換損耗的主要來源。
• 工程上改用閘極電荷 $Q_g$（特別是 Miller charge $Q_{gd}$）來估切換時間，公式簡潔：$t = Q / I_g$。降低閘極電阻 $R_g$、提升驅動電流可大幅縮短平台、減少損耗。
• 總損耗 = 導通損耗（$I_D^2 R_{DS(on)}$）+ 切換損耗 + 輸出電容損耗。低頻看 $R_{DS(on)}$，高頻看 $Q_g$，兩者權衡用 FOM $= R_{DS(on)} \times Q_g$ 衡量。
• $R_{DS(on)}$ 的正溫度係數讓 MOSFET 可安全並聯；體二極體（body diode）雖未設計卻一直存在，其反向恢復電荷 $Q_{rr}$ 在橋式電路中造成額外損耗。

深入探討（研究所視角）

1. 電容的物理起源與非線性。 $C_{GD}$ 的劇烈非線性來自其兩段式結構：在汲極高電壓時，閘極與汲極間隔著一層耗盡區（depletion region），等效於兩個串聯電容（氧化層電容 $C_{ox}$ 串聯耗盡層電容 $C_{dep}$），總值很小；當 $V_{DS}$ 降低、耗盡區崩塌後，$C_{GD}$ 趨近 $C_{ox}$，可暴增一兩個數量級。要精準建模，需要 BSIM（Berkeley Short-channel IGFET Model）這類含電荷守恒（charge conservation）的 compact model，把端點電荷 $Q_G, Q_D, Q_S, Q_B$ 寫成端點電壓的函數，再以 $C_{ij} = \partial Q_i / \partial V_j$ 定義 16 個容性係數矩陣（Meyer 模型的對稱簡化只是其特例）。

2. 寄生電感與切換振鈴。 真實封裝有寄生電感——共源電感（common-source inductance）$L_s$ 與閘極迴路電感 $L_g$。$L_s$ 特別惡劣：它在 source 端，閘極與功率迴路共用，當 $di_D/dt$ 很大時，$L_s \, di_D/dt$ 會回授到閘極迴路，產生負回授（拖慢切換）並與 $C_{iss}$ 形成 LC 諧振，造成閘極振鈴。這是為什麼現代功率元件採用 Kelvin source（獨立的訊號源接腳）封裝來隔離功率與驅動迴路。完整分析需把切換暫態建成二階甚至高階 RLC 系統，求其特徵根與阻尼比 $\zeta$。

3. 安全工作區與雪崩。 切換暫態中，$V_{DS}$ 尖峰可能超過額定值而進入雪崩崩潰（avalanche breakdown）。現代 MOSFET 標榜「avalanche rated」，能吸收一定的雪崩能量 $E_{AS}$（datasheet 給單脈衝額定）。但要小心寄生 BJT 觸發：MOSFET 結構裡藏著一個寄生 NPN BJT（source-N / body-P / drain-N），若 body 區的橫向電阻 $R_b$ 上因 $dV/dt$ 位移電流或雪崩電流而產生 $> 0.7\ \text{V}$ 壓降，寄生 BJT 會被觸發導通，導致 latch-up 與不可逆損毀。這是高 $dV/dt$ 環境下元件失效的深層機制，也是 trench MOSFET 結構優化的重點之一。

4. 寬能隙的本質差異。 GaN HEMT 並非 MOS 結構，而是利用 AlGaN/GaN 異質接面的二維電子氣（2DEG）作為通道，本徵就是常導通（depletion-mode），消費級產品再用 p-GaN 閘極或 cascode 結構轉成常斷（enhancement-mode）。SiC MOSFET 則因 SiC 的臨界崩潰電場約為矽的 10 倍，可在同樣耐壓下做更薄、更高摻雜的漂移區，從而大幅降低 $R_{DS(on)}$。理解這層材料物理，就能明白為何 FOM 的進步不是製程微調，而是能隙、飽和速度、臨界電場這些本質參數的躍遷——這也是當代功率電子研究最活躍的前沿。