Home
Explore Uedu
Student Console
Register as Member/Login
(2) In future presentations of the research findings, in addition to the course project website and public presentations, your real name and personal information will not appear in this research report. If you are interested in the research results, we can provide you with an executive summary after the study is completed.
問卷中心
Teacher Console
Course Setup
Support & Messages
Uptime Data

UeduGPTs

--

Jupyters

0

Local AI

--

CISOSE26 本地 AI UG26
政治大學 AQI 19 29°C

AI Reply Desktop Notifications

Show a desktop notification when the AI TA finishes replying

Chat Message Notifications

Notify me when classmates post messages in the forum

Sound notification

Play an alert sound whenever there is a new notification

Glossary

半導體術語詞彙表

53 條術語的中英對照與白話定義——看文章或新聞卡住時,先來這裡查

回優半導體首頁
基礎概念
半導體
Semiconductor

導電能力介於導體與絕緣體之間、且可被摻雜或電壓控制的材料;矽是目前最主流的半導體材料。

晶圓
Wafer

由單晶矽晶柱切成的圓形薄片,是晶片製造的基板;常見尺寸為 8 吋(200mm)與 12 吋(300mm)。

晶粒
Die

晶圓切割後的單一晶片本體,封裝前的型態;一片晶圓可切出數百到數千顆晶粒。

電晶體
Transistor

可由電壓控制電流通斷的半導體開關,數位電路的基本單元;一顆現代高階晶片可整合數百億顆。

摻雜
Doping

在純矽中加入微量雜質原子(如硼、磷)以改變導電特性的製程,是半導體「可被控制」的根源。

摩爾定律
Moore's Law

積體電路可容納的電晶體數約每兩年增加一倍的經驗法則,驅動產業微縮數十年;如今逼近物理極限,由先進封裝等路線接棒。

製程節點
Process Node

標示製程世代的名稱(如 5nm、3nm);FinFET 世代之後節點數字已不對應實際尺寸,比較時應看電晶體密度與 PPA。

PPA
Power, Performance, Area

衡量製程或晶片設計優劣的三大指標:功耗、效能、面積。新節點的進步以三者綜合改善來評估。

良率
Yield

一片晶圓上功能正常晶粒的比例,直接決定製造成本;量測、檢測與測試共同守住良率。

製程與材料
前段製程
FEOL (Front End of Line)

在晶圓上製作電晶體本體的製程階段,決定晶片的運算能力。

後段製程
BEOL (Back End of Line)

以多層金屬連線把數十億顆電晶體連接成電路的製程階段。

薄膜沉積
Deposition

在晶圓表面鍍上一層極薄材料的製程,常見方法有化學氣相沉積(CVD)、物理氣相沉積(PVD)與原子層沉積(ALD)。

蝕刻
Etching

把不需要的材料移除、將圖案刻進晶圓的製程;分電漿乾蝕刻與化學溶液濕蝕刻。

化學機械研磨
CMP (Chemical Mechanical Polishing)

以化學漿料搭配機械研磨把晶圓表面磨平的製程,讓多層結構能持續往上堆疊。

光阻
Photoresist

對特定波長光敏感的高分子塗層;曝光後改變溶解度,把光罩上的電路圖案轉印到晶圓上。

特用氣體
Specialty Gases

製程中用於沉積、蝕刻、清洗與摻雜的高純度氣體,純度要求常達 99.999% 以上。

寬能隙半導體
Wide Bandgap Semiconductor

能隙比矽更寬的半導體材料(如 SiC、GaN),耐高壓高溫,是功率半導體的新主流。

碳化矽
SiC (Silicon Carbide)

寬能隙材料,適合高壓大功率場景;電動車主驅與充電基礎設施的功率元件主力。

氮化鎵
GaN (Gallium Nitride)

寬能隙材料,以高頻切換見長;用於快充、資料中心電源與射頻通訊。

微影
微影
Lithography

用光把電路圖案「印」到晶圓上的核心製程,決定線路能做到多細。

光罩
Photomask

刻有電路圖案的石英基板,曝光時扮演「底片」的角色;一組先進製程晶片需要數十張光罩。

深紫外光
DUV (Deep Ultraviolet)

波長 248/193 奈米的曝光光源,成熟與中階製程的主力;193 奈米搭配浸潤式技術曾長期撐起微縮。

極紫外光
EUV (Extreme Ultraviolet)

波長 13.5 奈米的曝光技術,7nm 以下先進製程的關鍵;全球僅 ASML 能量產 EUV 微影機。

多重曝光
Multi-patterning

用多次曝光與蝕刻疊出超越單次曝光解析度極限的圖案,是 EUV 普及前延續微縮的主要手段。

元件與記憶體
金氧半場效電晶體
MOSFET

現代晶片最主要的電晶體結構,以閘極電壓控制通道的導通與關閉。

鰭式電晶體
FinFET

通道立起來像魚鰭的 3D 電晶體結構,改善漏電問題;16/14nm 世代起成為主流。

環繞式閘極
GAA (Gate-All-Around)

閘極四面包覆通道的新世代電晶體結構,控制力更強;3nm/2nm 世代起逐步取代 FinFET。

動態隨機存取記憶體
DRAM

高速、揮發性的工作記憶體,斷電後資料消失;以一個電晶體加一個電容儲存一個位元。

快閃記憶體
NAND Flash

非揮發性儲存記憶體,斷電後資料保留,是 SSD 固態硬碟的核心;現代 NAND 以 3D 堆疊數百層提高容量。

高頻寬記憶體
HBM (High Bandwidth Memory)

多層 DRAM 晶粒垂直堆疊、以矽穿孔連通、與運算晶片緊鄰封裝的記憶體;AI 加速器的關鍵零件。

記憶體牆
Memory Wall

運算速度遠快於資料搬運速度所形成的系統瓶頸;HBM 與先進封裝是當前的主要解法。

封裝與測試
先進封裝
Advanced Packaging

把多顆晶粒高密度整合在同一封裝內的技術總稱(如 CoWoS、SoIC),是後摩爾時代效能提升的主要路線。

小晶片
Chiplet

把大晶片拆成多顆小晶粒分開製造、再以先進封裝整合的設計方式,可改善良率並混用不同製程。

CoWoS
Chip on Wafer on Substrate

台積電的 2.5D 先進封裝技術,把 GPU 與 HBM 並排放在矽中介層上;AI 晶片供應鏈的關鍵產能。

矽穿孔
TSV (Through-Silicon Via)

貫穿晶粒的垂直導通孔,讓晶粒可以上下直接通訊,是 3D 堆疊與 HBM 的關鍵技術。

晶圓針測
CP (Circuit Probing)

晶圓切割前以探針卡逐顆測試晶粒、淘汰不良品的關卡,避免壞品進入昂貴的封裝流程。

最終測試
FT (Final Test)

封裝後驗證成品功能、速度與耐受度的關卡,並依表現分級決定售價。

分級
Binning

依測試表現把同一批晶片分成不同速度或功耗等級、標不同售價的做法。

自動測試設備
ATE (Automated Test Equipment)

對晶片施加測試訊號並比對回應的專用機台,代表廠商為愛德萬(Advantest)與泰瑞達(Teradyne)。

已知良品晶粒
KGD (Known Good Die)

封裝前已確認功能正常的晶粒;多晶粒先進封裝中任何一顆壞品都會報廢整包,KGD 因此越來越關鍵。

老化測試
Burn-in

以高溫高壓加速元件早期失效,把「上市後才會壞」的晶片提前淘汰;車用與資料中心晶片的必經關卡。

設計與 EDA
電子設計自動化
EDA (Electronic Design Automation)

設計晶片所用的軟體工具鏈,涵蓋從行為描述、合成、布局繞線到驗證的完整流程。

矽智財
IP (Silicon Intellectual Property)

可重複使用的電路模組授權(如 Arm 的 CPU 核心),讓設計公司不必從零開始造輪子。

暫存器轉移層
RTL (Register Transfer Level)

以硬體描述語言(如 Verilog)撰寫的晶片行為描述,是設計流程的起點。

設計定案
Tape-out

設計完成、把最終圖檔(GDSII)交付晶圓廠製造的里程碑;之後修改的代價極高。

產業與商業模式
整合元件製造
IDM (Integrated Device Manufacturer)

設計與製造垂直整合的半導體公司,如 Intel、三星、美光。

無廠設計
Fabless

只設計、不自建晶圓廠的 IC 公司,把製造委託給代工廠,如 NVIDIA、聯發科。

晶圓代工
Foundry

專門接受委託製造晶片的公司,如台積電、聯電;台灣在此環節居全球領導地位。

委外封測
OSAT (Outsourced Semiconductor Assembly and Test)

提供專業封裝與測試服務的公司,如日月光、京元電子。

國際情勢
出口管制
Export Control

政府限制特定技術或產品輸出的政策工具;近年聚焦先進製程設備與高階 AI 晶片。

實體清單
Entity List

美國商務部的出口管制名單;列名企業取得美國技術與零組件需事前取得特別許可。

晶片法案
CHIPS Act

美國 2022 年通過的半導體補貼法案,以巨額補貼與租稅優惠吸引製造與研發回流本土。

供應鏈在地化
Onshoring / Friend-shoring

把關鍵產能移回本土或盟友地區以降低地緣風險的趨勢;台積電赴美日設廠是代表案例。

找不到符合的術語,試試其他關鍵字,或直接問 AI 助教。

使用說明

定義以「快速建立概念」為目的,省略了部分技術細節。需要深入時請點各條目的延伸文章,或在 Uedu 的 AI 對話中直接詢問——AI 會引用本詞彙表回答。