為什麼矽會撞到牆
矽（Si）統治了八十年的半導體世界，但在「功率」與「高頻」這兩個戰場上，它的物理極限早已暴露。決定一顆功率元件能耐多高電壓、損耗多少能量的，不是製程節點，而是材料本身的能隙（bandgap, $E_g$）與臨界崩潰電場（critical breakdown field, $E_c$）。
矽的能隙只有 1.12 eV，臨界崩潰電場約 0.3 MV/cm。這意味著要承受高電壓，元件的漂移層（drift layer）必須做得很厚、摻雜濃度必須很低，而厚又低摻雜的漂移層直接推高了導通電阻（on-resistance, $R_{\mathrm{on}}$）。功率元件的核心矛盾就在這裡：耐壓與低損耗難以兼得，而矽把這條取捨曲線鎖死在一個並不理想的位置。
寬能隙半導體（Wide Bandgap, WBG）——以碳化矽（SiC）與氮化鎵（GaN）為代表——之所以是新戰場，是因為它們把這條曲線整個往外推。
材料參數：一張表看懂差距
| 參數 | Si | 4H-SiC | GaN |
|---|---|---|---|
| 能隙 $E_g$（eV） | 1.12 | 3.26 | 3.4 |
| 臨界崩潰電場 $E_c$（MV/cm） | 0.3 | 2.8 | 3.3 |
| 電子遷移率 $\mu_n$（$\mathrm{cm}^2/\mathrm{V}\cdot\mathrm{s}$） | 1400 | 950 | 2000（2DEG 可達 2000+） |
| 飽和漂移速度 $v_{\mathrm{sat}}$（$\times 10^7$ cm/s） | 1.0 | 2.0 | 2.5 |
| 熱導率 $\kappa$（$\mathrm{W}/\mathrm{m}\cdot\mathrm{K}$） | 150 | 490 | 130 |
| 相對介電常數 $\varepsilon_r$ | 11.8 | 9.7 | 9.0 |
關鍵在 $E_c$：SiC 與 GaN 的崩潰電場約是矽的 10 倍。崩潰電場差 10 倍，代表在同樣的耐壓需求下，漂移層厚度可以薄一個數量級、摻雜濃度可以高兩個數量級。這直接改寫了損耗方程式。
從 Baliga 優值理解 Ron 的推導
功率元件的單位面積比導通電阻（specific on-resistance, $R_{\mathrm{on,sp}}$）在理想單極元件下可寫成：
$$R_{\mathrm{on,sp}} \propto \frac{V_{\mathrm{BR}}^2}{\varepsilon \mu E_c^3}$$
其中 $V_{\mathrm{BR}}$ 是崩潰電壓、$\varepsilon$ 是介電常數、$\mu$ 是遷移率、$E_c$ 是臨界崩潰電場。這就是著名的 Baliga 優值（Baliga's Figure of Merit, BFOM） 的核心。
注意 $E_c$ 是三次方項。SiC 的 $E_c$ 約是 Si 的 9~10 倍，光是 $E_c^3$ 這一項就帶來約 700~1000 倍的改善空間。換言之，在同樣 600 V 耐壓下，理論上 SiC 的 $R_{\mathrm{on,sp}}$ 可以比 Si 低約三個數量級。實務上受限於通道電阻、接觸電阻與基板缺陷，改善幅度約 數十倍，但已足以顛覆系統設計。
- 少了厚漂移層 → 導通損耗大降
- 高 $E_c$ 允許高摻雜 → 進一步壓低電阻
- 高 $v_{\mathrm{sat}}$ 與寬能隙 → 可在更高頻率與更高溫度下工作
SiC 與 GaN 的分工：不是競爭，是分頻段
雖然常被並列，SiC 與 GaN 其實佔據不同的應用區間。
SiC 走的是高壓、大電流、高溫路線： - 主流元件是垂直結構的 MOSFET 與 SBD（蕭特基二極體） - 電壓區間 650 V ~ 3300 V，瞄準電動車主驅逆變器、充電樁、軌道交通、電網 - 熱導率高達 490 $\mathrm{W}/\mathrm{m}\cdot\mathrm{K}$（約矽的 3 倍），散熱優勢明顯 - 特斯拉 Model 3 主逆變器採用 SiC MOSFET，是產業引爆點
GaN 走的是中低壓、高頻路線： - 主流是橫向結構的 HEMT（高電子遷移率電晶體），利用 AlGaN/GaN 異質介面的 二維電子氣（2DEG） - 電壓區間多在 100 V ~ 650 V，瞄準快充、資料中心電源、伺服器 PSU、射頻 - 2DEG 面電荷密度可達約 $1\times 10^{13}$ cm$^{-2}$，遷移率高，開關速度極快（dv/dt 可達 100 V/ns 以上） - 多為常閉型（e-mode）設計或搭配 cascode 結構，因 GaN HEMT 天生是常開型（depletion mode）
簡言之：百伏級高頻看 GaN，千伏級大電流看 SiC。
製程的硬骨頭：晶體成長與缺陷
WBG 的材料優勢是理論上的，真正卡關的是製造。
SiC 的長晶之難
SiC 沒有液態相（在常壓下會昇華而非熔化），無法用矽的柴可拉斯基法（CZ）拉晶。主流靠物理氣相傳輸法（PVT，又稱昇華法）：在約 2200~2500°C 下讓 SiC 粉末昇華、在籽晶上重新結晶。長晶速度只有約 0.2~0.5 mm/hr，是矽的數十分之一，且容易產生微管（micropipe）與基面差排（BPD）等致命缺陷。
- 晶圓主流尺寸從 150 mm 過渡到 200 mm，但缺陷密度與翹曲（warpage，可達數十 $\mu$m）控制更難
- BPD 在元件操作下會擴展成堆疊缺陷，導致雙極性元件的順向電壓漂移（Vf drift）——這是 SiC 早期可靠度的主要殺手
- SiC 硬度極高（莫氏硬度約 9.5），切片與研磨（CMP）耗時且耗材昂貴
GaN 的異質磊晶之難
GaN 缺乏便宜的塊狀單晶基板，主流做法是在矽基板上磊晶 GaN（GaN-on-Si），以利用既有 8 吋矽產線。但 GaN 與 Si 的晶格常數失配約 17%、熱膨脹係數失配約 54%，磊晶時極易產生差排與裂紋。
- 解法是插入 AlN 成核層與漸變的 AlGaN 緩衝層，逐步釋放應力，並控制晶圓翹曲在可接受範圍
- 差排密度仍偏高（約 $10^8$~$10^9$ cm$^{-2}$），影響漏電與可靠度
- 也有更高品質的 GaN-on-SiC（射頻用，散熱好）與昂貴的 GaN-on-GaN（垂直功率元件，研發中）
失效模式與可靠度挑戰
WBG 元件的可靠度問題與矽不同，是部署時必須面對的工程現實。
- SiC MOSFET 的閘極氧化層可靠度：SiC/$\mathrm{SiO_2}$ 介面態密度高，閘極氧化層在高溫高場下的 TDDB（時間相依介電崩潰）與閾值電壓漂移（Vth drift）需嚴格驗證
- GaN HEMT 的電流崩陷（current collapse / dynamic Ron）：表面與緩衝層的電子捕獲（trapping）會使動態導通電阻在開關後暫時升高，靠場板（field plate）與表面鈍化緩解
- 高 dv/dt 帶來的 EMI 與閘極驅動挑戰：開關太快會引發振鈴、串擾與誤觸發，驅動電路與佈線寄生電感必須重新設計
- 短路耐受時間（SCWT）短：WBG 元件電流密度高、熱容小，短路保護必須在數 $\mu$s 內動作
系統層級的價值與前沿現況
WBG 的真正價值不在元件本身，而在系統：更高的開關頻率讓被動元件（電感、電容、變壓器）體積大幅縮小，散熱需求降低，整體功率密度與效率提升。
- 電動車：800 V 高壓平台搭配 SiC，充電更快、續航更遠、逆變器效率可從矽的約 96% 提升到 99%
- 快充與資料中心：GaN 讓 100 W 快充縮小到口袋大小；AI 資料中心的高功率密度電源是 GaN 的高速成長區
- 前沿方向：SiC 邁向 200 mm 量產降本、GaN 從橫向走向垂直結構以突破耐壓上限、以及更前瞻的氧化鎵（$\mathrm{Ga_2O_3}$，$E_g$ 約 4.8 eV）與鑽石等超寬能隙材料
WBG 不會取代矽——矽在數位邏輯與低壓應用仍無可撼動——但在功率轉換這個攸關全球能源效率的戰場上，矽以外的這條路線已是不可逆的趨勢。
延伸閱讀：〈功率半導體〉