為什麼純矽幾乎不導電，加進百萬分之一的雜質卻能造出整個數位世界？

為什麼純矽幾乎不導電，加進百萬分之一的雜質卻能造出整個數位世界？

如果你拿一塊高純度的單晶矽（silicon）去測它的電阻，會發現它的導電能力差得驚人——遠不如銅，卻又不像玻璃那樣完全絕緣。它卡在一個尷尬的中間地帶，這正是「半導體（semiconductor）」名字的由來。更奇妙的是，只要在這塊矽裡摻入極微量的雜質，大約每一千萬個矽原子配上一個外來原子，它的導電率就可以暴增好幾個數量級。一整座晶圓廠、一顆裝著數百億電晶體的處理器，全都建立在這個「可控導電」的特性上。

這篇文章想回答一個核心問題：到底是什麼樣的材料結構，讓矽既不是金屬也不是絕緣體，又能被我們如此精準地調控？我們會從電子的「能帶（energy band）」談起，理解能隙（band gap）的意義，再進入摻雜（doping）如何製造出 n 型與 p 型半導體，最後回到矽這個材料本身，看看它為什麼擊敗了眾多競爭者，成為產業的主角。讀完這篇，你就有了銜接「優半導體」讀本的材料基礎。

從單一原子到固體：能階如何長成能帶

要理解半導體，得先回到電子在固體中的處境。在一個孤立的原子裡，電子只能佔據一些離散的能階（discrete energy levels），這是量子力學的基本結論。但固體不是單一原子，而是數量龐大的原子規律排列在一起。以矽晶體為例，每立方公分就有約 $5 \times 10^{22}$ 個原子。

當這麼多原子靠得很近，相鄰原子的電子軌道會彼此重疊、相互作用。根據庖立不相容原理（Pauli exclusion principle），兩個電子不能佔據完全相同的量子態，於是原本一條離散的能階會分裂成數量極其龐大、彼此極為接近的能階群。這些密集的能階在能量軸上看起來幾乎連成一片，就形成了「能帶（energy band）」。

在半導體與絕緣體中，最重要的是兩條能帶：

• 價帶（valence band）：能量較低，常溫下幾乎被電子填滿。這些電子原本參與原子間的共價鍵結，被束縛在特定位置。
• 導帶（conduction band）：能量較高，常溫下幾乎是空的。電子一旦進入導帶，就能在晶體中自由移動，貢獻電流。

兩者之間隔著一段沒有任何允許能階的區域，稱為能隙（energy gap）或禁帶（band gap），記為 $E_g$。能隙的大小，幾乎決定了一個材料是導體、半導體還是絕緣體。

能隙：區分導體、半導體與絕緣體的關鍵

能隙的物理意義是：一個電子若要從價帶跳到導帶、成為自由載子（free carrier），至少需要獲得 $E_g$ 這麼多的能量。我們可以用能隙大致分類材料：

• 導體（金屬）：價帶與導帶重疊，或導帶本身就半滿，幾乎不需要額外能量就有大量自由電子，因此導電良好。
• 絕緣體：能隙很大，通常 $E_g > 5\ \text{eV}$。例如二氧化矽（$\mathrm{SiO_2}$）約 9 eV，常溫下幾乎沒有電子能跨越，所以不導電。
• 半導體：能隙適中。矽約 $1.12\ \text{eV}$、鍺（germanium）約 $0.66\ \text{eV}$、砷化鎵（GaAs）約 $1.42\ \text{eV}$。這個尺度剛好讓室溫的熱能能激發出少量載子，又能被外界手段精準操控。

為什麼「適中」這麼重要？常溫（約 300 K）下的熱能尺度 $k_B T$ 約為 $0.026\ \text{eV}$。雖然這遠小於矽的 1.12 eV，但載子被熱激發到導帶的機率與能隙呈指數關係：

$$ n_i \propto \exp\!\left(-\frac{E_g}{2 k_B T}\right) $$

其中 $n_i$ 是本徵載子濃度（intrinsic carrier concentration）。指數中的負號告訴我們：能隙越大，本徵載子越稀少。對矽而言，室溫下 $n_i$ 約為 $1.0 \times 10^{10}\ \text{cm}^{-3}$——聽起來很多，但相對於每立方公分 $5 \times 10^{22}$ 個原子，這個自由電子的比例少得可憐。這正是純矽幾乎不導電的原因。

這裡也透露一個關鍵訊息：半導體的導電性對溫度非常敏感。溫度升高，更多電子被激發過能隙，導電率反而上升——這與金屬「越熱越難導電」的行為恰好相反，也是半導體元件需要散熱設計的根本原因。

電子與電洞：兩種載子的雙人舞

當一個電子離開價帶、跳進導帶，它在價帶裡留下一個空位。這個空位的行為，可以等效地看成一個帶正電的虛擬粒子，稱為電洞（hole）。

電洞並非真實粒子，而是「缺一個電子」的集體效應。但它在描述半導體導電時極其方便：鄰近的價帶電子可以填進這個空位，於是空位本身好像移動了。我們可以把電洞當成一個帶正電、能在晶體中漂移的載子來處理。

於是半導體有兩種載子：帶負電的電子（在導帶）與帶正電的電洞（在價帶）。在純的本徵半導體（intrinsic semiconductor）中，電子與電洞永遠成對出現，數量相等：$n = p = n_i$。

這個「雙載子」特性，是半導體元件能做出各種功能的物理基礎。二極體的整流、電晶體的放大與開關，本質上都是在操控電子與電洞在不同區域的分布與流動。而要真正讓半導體「好用」，我們必須打破電子與電洞的對稱——這就要靠摻雜。

摻雜：用百萬分之一的雜質改寫導電規則

純矽的問題在於本徵載子太少、且電子與電洞數量被綁在一起。摻雜（doping）是刻意在矽晶體中引入特定雜質原子，藉此大幅提升某一種載子的濃度。這是半導體工程中最核心的一步。

矽是週期表第 IV 族元素，每個矽原子有 4 個價電子，與周圍 4 個鄰居形成共價鍵。摻雜的策略，就是用價電子數不同的原子去取代部分矽原子：

n 型摻雜（n-type doping）：摻入第 V 族元素，如磷（P）、砷（As）。這些原子有 5 個價電子，與矽鍵結用掉 4 個後，多出 1 個鬆散束縛的電子。這個多餘電子只需極少能量（矽中磷約 0.045 eV）就能進入導帶，成為自由電子。提供電子的雜質稱為施體（donor）。n 型半導體的多數載子是電子。

p 型摻雜（p-type doping）：摻入第 III 族元素，如硼（B）、鋁（Al）。這些原子只有 3 個價電子，與矽鍵結時缺 1 個，等於製造了一個電洞。接受電子（製造電洞）的雜質稱為受體（acceptor）。p 型半導體的多數載子是電洞。

摻雜濃度通常很低，從每立方公分 $10^{14}$ 到 $10^{19}$ 個雜質原子不等，但因為矽的本徵載子只有約 $10^{10}\ \text{cm}^{-3}$，即使是輕摻雜也能讓多數載子濃度提高好幾個數量級。這正是「百萬分之一的雜質改寫一切」的數量級由來。

摻雜後仍遵守一條重要的守恆關係——質量作用定律（law of mass action）：

$$ n \cdot p = n_i^2 $$

在熱平衡下，無論怎麼摻雜，電子濃度與電洞濃度的乘積恆定。所以 n 型半導體電子變多，電洞就相應變少；p 型則相反。掌握這條關係，是分析任何半導體元件的起點。

從費米能階看摻雜的效果

要更精確描述載子分布，我們需要費米能階（Fermi level）$E_F$ 的概念。費米能階大致代表電子佔據機率為一半的能量位置，它告訴我們載子在能帶中的統計分布。

• 本徵半導體：$E_F$ 大約位於能隙正中央。
• n 型半導體：電子多，$E_F$ 往導帶靠近。
• p 型半導體：電洞多，$E_F$ 往價帶靠近。

費米能階為什麼重要？因為當兩塊不同摻雜的半導體接觸（例如 p 型與 n 型形成 pn 接面），系統會自動調整，讓整體達到統一的費米能階。這個調整過程造成能帶彎曲、形成內建電場與空乏區（depletion region）——這就是二極體與電晶體運作的核心機制。我們在這裡先埋下伏筆，「優半導體」讀本會接著展開元件層次的故事。

為什麼是矽？結構、性質與製程的三重勝出

地球上能當半導體的材料不只矽。鍺更早被使用，砷化鎵速度更快，碳化矽（SiC）、氮化鎵（GaN）在高功率領域大放異彩。但矽至今仍是主流，原因是它在「結構—性質—製程—性能」的整體權衡上幾乎無懈可擊。

結構：矽結晶為鑽石立方結構（diamond cubic structure），每個原子與 4 個鄰居形成穩固的四面體共價鍵。現代直拉法（Czochralski process）能拉出直徑 300 mm、純度高達「九個 9」（99.9999999%）的近乎完美單晶，缺陷少到以單一原子計。

性質：矽的 1.12 eV 能隙是甜蜜點——夠大，元件在室溫下漏電低、可靠度高；又不至於大到難以操控。相較之下，鍺能隙太小，室溫漏電嚴重；許多寬能隙材料則製程困難。

製程的決定性優勢——天然的好氧化層：矽最關鍵的勝出，其實來自它的氧化物 $\mathrm{SiO_2}$。在高溫下通氧，矽表面會長出一層緻密、絕緣、與矽介面極為平整的二氧化矽。這層原生氧化層既是電晶體的閘極絕緣層，又能當作摻雜時的遮罩（mask），讓光罩定義出精準的元件圖案。砷化鎵與鍺都沒有這麼理想的原生氧化層，這正是矽稱霸的隱形功臣。

性能與成本：矽是地殼第二豐富的元素（以氧化物形式廣泛存在於砂石），原料便宜、無毒，加上半世紀累積的製程經驗，使整個產業生態系都圍繞矽建立。

材料選擇從來不是單一指標的競賽，而是結構、性質、製程與成本的綜合考量。矽贏在「樣樣夠好，且製程極度成熟」。

看一個例子

我們用一個具體數字來感受摻雜的威力。假設我們在矽中均勻摻入磷，濃度為 $N_D = 1 \times 10^{16}\ \text{cm}^{-3}$。

因為磷是施體，且摻雜濃度遠大於本徵濃度（$N_D \gg n_i = 10^{10}$），室溫下幾乎所有施體都游離，所以多數載子（電子）濃度約等於摻雜濃度：

$$ n \approx N_D = 1 \times 10^{16}\ \text{cm}^{-3} $$

再用質量作用定律算少數載子（電洞）濃度：

$$ p = \frac{n_i^2}{n} = \frac{(1 \times 10^{10})^2}{1 \times 10^{16}} = 1 \times 10^{4}\ \text{cm}^{-3} $$

看出對比了嗎？摻雜前電子與電洞都是 $10^{10}$；摻雜後電子衝到 $10^{16}$，電洞反而跌到 $10^4$。電子是電洞的一兆倍——這塊矽已徹底變成「電子主導」的 n 型半導體。導電率主要由電子貢獻，可估算為：

$$ \sigma \approx q\, n\, \mu_n $$

其中 $q$ 是基本電荷、$\mu_n$ 是電子遷移率（mobility，矽中約 $1350\ \mathrm{cm^2/(V\cdot s)}$）。代入後導電率比純矽高出約六個數量級。一個百萬分之幾的雜質，就把一塊近乎絕緣的晶體變成了實用的導電材料。這就是整個半導體產業立足的物理槓桿。

重點回顧

• 能帶與能隙是核心：固體中眾多原子的能階分裂、密集化成能帶；價帶與導帶之間的能隙 $E_g$ 決定材料是導體、半導體還是絕緣體。矽的 $E_g \approx 1.12\ \text{eV}$ 落在理想的中間地帶。
• 兩種載子：導帶的電子（負電）與價帶的電洞（正電）共同搬運電流；純半導體中兩者成對且數量相等（$n = p = n_i$）。
• 摻雜改寫導電規則：第 V 族雜質（如磷）造出 n 型、第 III 族雜質（如硼）造出 p 型；極微量摻雜就能讓多數載子濃度提升數個數量級，並服從 $n \cdot p = n_i^2$。
• 費米能階決定行為：摻雜使 $E_F$ 偏移，p 與 n 接觸時統一費米能階造成能帶彎曲，是元件運作的關鍵。
• 矽的勝出是綜合考量：理想能隙、可長出近乎完美單晶、擁有絕佳的原生氧化層 $\mathrm{SiO_2}$、原料豐富便宜——結構、性質、製程、成本四者兼顧。

深入探討（研究所視角）

在更嚴謹的固態物理層次，能帶並非單一純量，而要用波向量 $\mathbf{k}$ 描述的能量—動量關係 $E(\mathbf{k})$，也就是能帶結構（band structure）。矽是間接能隙（indirect band gap）材料：導帶最低點與價帶最高點不在同一個 $\mathbf{k}$ 位置。電子要在價帶與導帶間躍遷，除了能量還必須改變動量，需要聲子（phonon）參與。這使矽的光吸收與發光效率偏低——這也是為什麼發光二極體（LED）與雷射多用砷化鎵、氮化鎵等直接能隙（direct band gap）材料，而非矽。能帶的「形狀」，而不只是「大小」，直接決定了材料適合做電子元件還是光電元件。

第二個進階主題是有效質量（effective mass）$m^*$。載子在晶格週期性位能中運動，行為不同於自由電子，其慣性由能帶曲率決定：$m^* = \hbar^2 / (\mathrm{d}^2 E / \mathrm{d}k^2)$。能帶越彎曲（曲率大），有效質量越小，遷移率越高，元件越快。矽電子與電洞的有效質量差異，正是 n 型元件通常比 p 型元件導通更快的根源，也牽動 CMOS 設計中 NMOS 與 PMOS 的尺寸取捨。

第三，前述的指數型載子公式只是簡化版。完整描述需引入態密度（density of states）與費米—狄拉克分布（Fermi–Dirac distribution），並區分非簡併（non-degenerate）與簡併（degenerate）半導體。當摻雜濃度極高（如 $> 10^{19}\ \text{cm}^{-3}$），費米能階甚至進入能帶內部，材料行為趨近金屬，質量作用定律也需修正。現代電晶體的源極與汲極正是這種重摻雜區，用以降低接觸電阻。

最後，從材料工程的視角，今日的挑戰已超越單晶矽本身：應變矽（strained silicon）藉由刻意施加應變改變能帶結構、提升遷移率；高介電常數（high-k）材料取代傳統 $\mathrm{SiO_2}$ 閘極氧化層以抑制漏電；異質整合（heterogeneous integration）則把矽與化合物半導體結合。理解能帶、摻雜與矽，正是踏進這些前沿議題的入場券，也是銜接「優半導體」進一步討論元件與製程的基礎。