當 p 型矽碰上 n 型矽：一條看不見的電場，如何成為整個數位文明的開關？

當 p 型矽碰上 n 型矽：一條看不見的電場，如何成為整個數位文明的開關？

入門篇結束在一個伏筆：當 p 型與 n 型半導體接觸，系統會自動調整到「統一的費米能階（Fermi level）」，造成能帶彎曲、形成內建電場與空乏區（depletion region）。這句話聽起來像魔術——兩塊金屬般的固體貼在一起，怎麼就憑空生出一個電場？而這個電場，又憑什麼能整流（rectify）、能放大、能當作每秒開關數十億次的邏輯閘？

這篇進階文章要把那層「黑箱」打開。我們不再停留在「矽為什麼能導電」，而是要問：載子（carrier）在半導體裡到底怎麼動？當濃度不均勻、當外加電壓、當電子與電洞相遇又湮滅，背後有哪些方程式在主宰？我們會從漂移—擴散（drift–diffusion）這對雙人組談起，推導 pn 接面的內建電位（built-in potential），再進入復合（recombination）與少數載子壽命（minority carrier lifetime）這個決定材料「好壞」的關鍵，最後回到製程，看摻雜如何從「混進去」進化成「打進去」。這是一篇寫給已經理解能帶與摻雜的你，準備真正進入元件物理的文章。

載子的兩種運動：漂移與擴散

入門篇告訴我們半導體有電子與電洞兩種載子，但沒說它們為什麼會動、往哪裡動。固體中的載子運動，本質上只有兩種驅動力。

漂移（drift）是大家熟悉的那種：施加電場 $\mathcal{E}$，帶電載子受力而定向移動。漂移電流密度與電場成正比，比例係數是遷移率（mobility）$\mu$：

$$ J_n^{\text{drift}} = q\, n\, \mu_n\, \mathcal{E}, \qquad J_p^{\text{drift}} = q\, p\, \mu_p\, \mathcal{E} $$

這就是入門篇導電率公式 $\sigma = q n \mu_n$ 的來源。但載子在晶格中並非自由飛行，而是不斷被聲子（phonon）與雜質散射，遷移率正是這些散射的總體效果。溫度升高，晶格振動加劇，散射變頻繁，遷移率反而下降——這解釋了為什麼重摻雜區（雜質散射強）的遷移率會比輕摻雜區低。

擴散（diffusion）則是半導體獨有、且常被初學者忽略的機制。它不需要電場，只要載子濃度分布不均勻，載子就會像一滴墨水在水中化開那樣，從高濃度往低濃度淨流動。擴散電流正比於濃度梯度：

$$ J_n^{\text{diff}} = q\, D_n\, \frac{\mathrm{d}n}{\mathrm{d}x}, \qquad J_p^{\text{diff}} = -q\, D_p\, \frac{\mathrm{d}p}{\mathrm{d}x} $$

其中 $D$ 是擴散係數（diffusion coefficient）。漂移與擴散並非互不相干，它們由同一個微觀的熱運動本質連結，關係由愛因斯坦關係式（Einstein relation）給出：

$$ \frac{D}{\mu} = \frac{k_B T}{q} $$

室溫下 $k_B T / q \approx 0.026\ \text{V}$，這個量被稱為熱電壓（thermal voltage）$V_T$。記住這個數字，它會在後面反覆出現。把漂移與擴散加總，就是任何半導體分析的出發點——總電流是兩者之和：

$$ J_n = q\, n\, \mu_n\, \mathcal{E} + q\, D_n\, \frac{\mathrm{d}n}{\mathrm{d}x} $$

pn 接面：電場從何而來

現在來拆解入門篇留下的伏筆。把一塊 p 型矽與一塊 n 型矽接在一起（實務上是在同一塊晶體裡用摻雜定義出來，不是物理黏合），接面兩側的濃度天差地別：n 側電子多、p 側電洞多。

於是擴散立刻啟動。n 側的電子往 p 側擴散，p 側的電洞往 n 側擴散。但這裡有個關鍵——載子離開後，留下的是不能移動的離子。n 側的施體（donor）失去電子後變成帶正電的固定離子，p 側的受體（acceptor）得到電子後變成帶負電的固定離子。接面附近因此形成一層幾乎沒有自由載子、只剩固定離子電荷的區域，這就是空乏區（depletion region）。

這些固定的正負離子電荷，建立起一個由 n 側指向 p 側的內建電場。這個電場會阻止載子繼續擴散——它對擴散是逆向的。當擴散的推力與內建電場的拉力恰好平衡，系統達到熱平衡，淨電流為零。這正是「統一費米能階」在物理上的具體實現：在平衡態，整個元件的費米能階拉成一條水平線，而為了讓 p 側與 n 側原本不同高度的能帶銜接到同一條費米線，能帶必須彎曲，彎曲的落差就對應內建電位 $V_{bi}$。

我們可以用平衡態「淨電流為零」這個條件推導出 $V_{bi}$。令電子的漂移與擴散相互抵消：

$$ q\, n\, \mu_n\, \mathcal{E} + q\, D_n\, \frac{\mathrm{d}n}{\mathrm{d}x} = 0 $$

把 $\mathcal{E} = -\mathrm{d}\psi/\mathrm{d}x$（$\psi$ 為電位）代入，並用愛因斯坦關係式，整理後對位置積分，可得：

$$ V_{bi} = \frac{k_B T}{q} \ln\!\left(\frac{N_A N_D}{n_i^2}\right) $$

這條式子非常漂亮：內建電位只取決於兩側摻雜濃度 $N_A$、$N_D$、本徵濃度 $n_i$ 與溫度。它把入門篇學過的所有量串了起來。

看一個例子

讓我們算一個典型矽 pn 接面的內建電位。設 p 側受體濃度 $N_A = 1 \times 10^{17}\ \text{cm}^{-3}$，n 側施體濃度 $N_D = 1 \times 10^{16}\ \text{cm}^{-3}$，矽的本徵濃度 $n_i = 1 \times 10^{10}\ \text{cm}^{-3}$，室溫 $V_T = 0.026\ \text{V}$。

$$ V_{bi} = 0.026 \times \ln\!\left(\frac{(10^{17})(10^{16})}{(10^{10})^2}\right) = 0.026 \times \ln(10^{13}) $$

計算 $\ln(10^{13}) = 13 \times \ln 10 \approx 13 \times 2.303 = 29.9$，所以：

$$ V_{bi} \approx 0.026 \times 29.9 \approx 0.78\ \text{V} $$

這個約 0.7–0.8 V 的數字，正是你在電路課本裡看到「矽二極體導通壓降約 0.7 V」的物理根源。它不是工程師隨手定的經驗值，而是從摻雜濃度與熱電壓推導出來的材料常數。換成砷化鎵（GaAs），因為 $n_i$ 小得多（能隙大），同樣摻雜下 $V_{bi}$ 會更高，導通壓降也更大——這再次說明能隙這個材料性質如何一路傳導到電路行為。

值得注意：$V_{bi}$ 對摻雜是對數依賴。把 $N_D$ 提高十倍，$V_{bi}$ 只增加 $0.026 \times \ln 10 \approx 0.06\ \text{V}$。這種對數鈍感性，是半導體元件參數穩定、可量產的隱形優點。

為什麼接面能整流：能帶彎曲的不對稱

理解了空乏區與內建電場，整流（只讓電流單向通過）就變得直觀。對 pn 接面外加電壓，等於在改變那道能帶彎曲的高度。

• 順向偏壓（forward bias）：在 p 側加正電壓，抵消部分內建電場，能帶彎曲變緩、空乏區變窄。原本被擋住的擴散重新啟動，大量多數載子越過接面，電流隨電壓指數成長。
• 逆向偏壓（reverse bias）：在 n 側加正電壓，強化內建電場，能帶彎曲更陡、空乏區更寬。多數載子更難越過，只剩極少的少數載子漂移貢獻微弱電流，幾乎不導通。

這種不對稱由著名的蕭克利二極體方程式（Shockley diode equation）描述：

$$ I = I_0 \left[ \exp\!\left(\frac{q V}{k_B T}\right) - 1 \right] $$

指數項裡又出現了熱電壓 $k_B T / q$。它告訴我們：室溫下電壓每增加約 60 mV，順向電流增加十倍。整個數位邏輯的「開」與「關」，本質上就是利用這條指數曲線的極度不對稱——一個由材料能帶結構自然長出來的開關。

復合與少數載子壽命：決定材料品質的隱形指標

到目前為止我們談的都是載子「怎麼動」，但還有一件事同樣重要：載子會消失。當一個導帶電子掉回價帶、填入一個電洞，這對電子—電洞就一起湮滅，稱為復合（recombination）。復合是產生（generation）的逆過程，兩者在平衡時相互抵消，維持 $n p = n_i^2$。

復合有幾種途徑，而它們對材料純度的敏感度，正是「好矽」與「壞矽」的分水嶺：

• 能帶間直接復合（band-to-band）：電子直接跨越能隙與電洞復合，放出光子。這在直接能隙材料（如 GaAs）很有效率，是 LED 發光的機制；但在間接能隙的矽中效率極低。
• 缺陷輔助復合（Shockley–Read–Hall, SRH）：能隙中央若存在缺陷或雜質造成的「陷阱能階（trap level）」，載子會先被陷阱抓住、再分兩步復合。這是矽中最主要的復合途徑，而且對雜質與缺陷極度敏感。
• 歐傑復合（Auger recombination）：在重摻雜下，復合釋放的能量交給第三個載子而非光子，是高濃度區的主要損耗。

關鍵概念是少數載子壽命（minority carrier lifetime）$\tau$——一個過剩少數載子在復合前平均能存活多久。它與擴散係數一起決定了少數載子能擴散多遠，這個距離稱為擴散長度（diffusion length）：

$$ L = \sqrt{D\, \tau} $$

為什麼這對材料工程如此重要？因為太陽能電池要靠光生載子擴散到接面才能被收集，$L$ 太短，發電效率就崩潰；雙極性電晶體（BJT）的增益也直接取決於少數載子能否穿越基極而不被復合掉。而 $\tau$ 對金屬污染敏感到驚人的程度：每立方公分只要混入 $10^{12}$ 個鐵原子（相對於 $5 \times 10^{22}$ 個矽原子，比例約一千億分之一），壽命就可能掉一個數量級。這就是為什麼晶圓廠對重金屬污染近乎偏執——它們攻擊的不是導電率，而是這個看不見的壽命指標。

摻雜的工程實現：從「混進去」到「打進去」

入門篇把摻雜講成「引入雜質原子」，彷彿攪拌均勻即可。但現代積體電路需要在晶圓的特定區域、特定深度，精準控制摻雜濃度的三維分布，這背後是兩套截然不同的製程哲學。

熱擴散（thermal diffusion）是早期主流：把晶圓暴露在含摻質的高溫環境（約 900–1200°C），雜質從表面往內擴散。它遵循菲克定律（Fick's law），濃度分布是平滑的誤差函數或高斯曲線。優點是設備簡單、可大量處理；缺點是雜質會橫向擴散到光罩底下，限制了元件微縮，而且濃度與深度難以獨立控制。

離子佈植（ion implantation）是當代的答案：把摻質原子離子化，用電場加速到數十至數百 keV，像子彈一樣「打」進晶圓。它的革命性在於精準與可控——劑量由電流積分精確計量，深度由能量決定，兩者完全解耦。但高速離子會撞斷矽晶格的共價鍵，造成大量晶格損傷，甚至把表面打成非晶（amorphous）。

於是佈植後必須退火（annealing）：把晶圓重新加熱，讓被撞亂的原子歸位、重建單晶結構，同時讓佈植進去、卡在晶格間隙的摻質原子移到取代位置（substitutional site）才能真正「活化」、提供載子。這裡有個經典的兩難：退火溫度高、時間長，活化越完全，但摻質也會趁機擴散、讓原本精準的分布變模糊。現代製程因此發展出快速熱退火（rapid thermal annealing, RTA）甚至雷射退火，用極短的高溫脈衝在「活化」與「不擴散」之間搶時間。

這正是「結構—性質—製程—性能」鏈條的精彩示範：你想要的性能（精準的元件特性）→ 要求特定的摻雜性質分布 → 由佈植與退火這套製程實現 → 而製程又受限於矽晶格在高溫下的原子擴散行為。每一環都扣著前一環。

重點回顧

• 載子運動只有兩種：漂移（電場驅動，$J = q n \mu \mathcal{E}$）與擴散（濃度梯度驅動，$J = q D\, \mathrm{d}n/\mathrm{d}x$），兩者由愛因斯坦關係 $D/\mu = k_B T / q$ 連結，熱電壓 $V_T \approx 0.026\ \text{V}$ 是貫穿全篇的關鍵常數。
• pn 接面的電場是自發的：擴散讓載子離開、留下固定離子電荷，形成空乏區與內建電位 $V_{bi} = (k_B T/q)\ln(N_A N_D / n_i^2)$，典型矽接面約 0.7–0.8 V，正是二極體導通壓降的根源。
• 整流來自能帶彎曲的不對稱：順偏壓電流指數成長、逆偏壓幾乎不導通，由蕭克利方程描述，是數位開關的物理基礎。
• 少數載子壽命是材料品質的命脈：復合（尤其矽中以缺陷輔助 SRH 為主）決定 $\tau$ 與擴散長度 $L = \sqrt{D\tau}$，對金屬污染極度敏感，直接影響太陽能電池與電晶體性能。
• 現代摻雜靠佈植加退火：離子佈植讓劑量與深度解耦，但帶來晶格損傷，必須退火活化，並在「活化完全」與「避免擴散」間取得平衡。

深入探討（研究所視角）

把上面的圖像再推一層，有幾個值得繼續鑽研的方向。

第一，前述所有平衡態推導都建立在準費米能階（quasi-Fermi level）這個更一般的框架上。在外加偏壓或光照下，系統脫離熱平衡，電子與電洞不再共用單一費米能階，而要分別用 $E_{Fn}$ 與 $E_{Fp}$ 描述，兩者的分裂量正比於 $\ln(np/n_i^2)$，直接對應元件兩端的外加電壓。蕭克利方程的指數項，嚴格來說就是準費米能階分裂的結果。掌握這個概念，才能正確分析太陽能電池的開路電壓上限與雷射的增益條件。

第二，空乏區寬度其實是可調的。在突變接面（abrupt junction）近似下，解一維帕松方程（Poisson's equation）$\mathrm{d}^2\psi/\mathrm{d}x^2 = -\rho/\varepsilon$ 可得空乏區寬度 $W \propto \sqrt{V_{bi} - V}$，意味著逆偏越大、空乏區越寬，等效電容越小。這個電壓可調的電容正是變容二極體（varactor）的原理，也是 MOS 電容—電壓（C–V）量測反推摻雜分布的基礎。值得注意的是 $W$ 偏向輕摻雜側延伸——重摻雜側只需很薄就能提供等量電荷，這對設計高壓元件的漂移區（drift region）至關重要。

第三，當逆偏壓持續升高，會觸發崩潰（breakdown）。它有兩種機制：齊納崩潰（Zener，重摻雜下載子直接穿隧）與雪崩崩潰（avalanche，高場下載子撞擊游離產生連鎖倍增）。寬能隙材料如碳化矽（SiC）與氮化鎵（GaN）的崩潰電場遠高於矽（約十倍），這正是它們在高壓功率元件——電動車逆變器、快充——取代矽的根本原因。能隙這個入門篇的主角，在這裡又一次決定了材料的疆界。

最後，從計算材料學的視角，今日要預測一個新半導體的這些性質，已能從第一原理（first-principles）的密度泛函理論（DFT）出發計算能帶結構與缺陷能階，再餵入元件層級的 TCAD（technology computer-aided design）模擬器求解漂移—擴散與帕松方程的耦合系統。從原子尺度的波函數，一路算到晶片的電流—電壓曲線——這種跨尺度的貫通，正是現代半導體材料研究最迷人的地方，也是你帶著能帶、摻雜、載子輸運與接面物理這套工具，可以真正參與的前沿。