畫得出來 ≠ 做得出來
在 EDA 工具裡，設計者可以畫出任意幾何圖形；但晶圓廠的微影、蝕刻、沉積、CMP 都有物理極限。設計規則（design rules）就是製造端對設計端的「契約」：一組幾何約束，規定線寬、間距、重疊量等下限，保證版圖在良率可接受的前提下能被製造出來。可製造性設計（DFM, Design for Manufacturing）則更進一步——不只是「合法」，而是主動讓設計「好做、良率高」。
這兩者把抽象的邏輯設計拉回物理現實，是 IC 設計與半導體製程之間的橋樑。
設計規則：DRC 與 LVS
DRC（設計規則檢查）
DRC（Design Rule Check）用幾何規則掃描版圖，常見規則類型：
- minimum width（最小線寬）：線太細會斷、電阻太大。
- minimum spacing（最小間距）：太近會短路或微影解析不開。
- enclosure（包覆量）：如 via 必須被金屬完整覆蓋一定餘量。
- density（密度）：金屬密度要落在區間內，以利 CMP 平坦化。
- antenna ratio（天線比）：限制閘極連到的金屬面積，避免製程電荷打穿閘氧。
先進節點的 design rule deck 可達數千條規則，且越來越多是無法用簡單寬/距描述的複雜情境規則。
LVS（佈局對原理圖比對）
LVS（Layout Versus Schematic）確認版圖萃取出的電路與原始網表完全一致——元件、連線、寄生都對得上。DRC 保證「做得出來」，LVS 保證「做出來的是你要的東西」。兩者皆通過（DRC clean + LVS clean）是 tape-out 的硬門檻。
微影鄰近效應：規則背後的物理
設計規則的根源是微影解析度極限。瑞利準則給出最小可解析線寬：
$$\mathrm{CD} = k_1\frac{\lambda}{\mathrm{NA}}$$
其中 $\lambda$ 為曝光波長（ArF=193nm、EUV=13.5nm）、$\mathrm{NA}$ 為投影鏡頭數值孔徑、$k_1$ 為製程因子（理論下限 0.25，單次曝光）。
當圖案尺寸逼近波長，光學鄰近效應（OPE, Optical Proximity Effect）使印出的圖形嚴重偏離設計：線端縮短、轉角圓化、密集線與孤立線寬度不一。這正是 DFM 必須介入的物理現實。
DFM 核心技術一：OPC
OPC（Optical Proximity Correction，光學鄰近修正）在光罩上故意預先扭曲圖案，以補償微影過程的失真，讓晶圓上印出的圖形接近原設計：
- 加 serif（襯線）補強轉角、加 hammerhead補強線端縮短。
- SRAF（Sub-Resolution Assist Feature，次解析輔助圖形）：在孤立線旁加上小到印不出來的輔助圖案，改善製程窗口（process window）。
- 先進節點走 ILT（Inverse Lithography Technology，反演微影）或 model-based OPC，用嚴格的微影模型反推最佳光罩，計算量極大（一個光罩層可耗用大量 CPU 小時）。
OPC 讓光罩圖案複雜到肉眼已認不出原電路，是 mask data prep（MDP）最吃算力的步驟。
DFM 核心技術二：冗餘與密度優化
- Redundant via（冗餘通孔）：單一 via 是良率與電遷移的弱點，DFM 自動把單 via 換成 double via，把 via 開路缺陷率大幅降低。
- Wire spreading / widening：在繞線資源允許時把線拉寬、拉開，提升對製程變異的容忍度。
- Dummy fill（虛擬填充）：在空曠區填入無電性作用的金屬塊，使金屬密度均勻，避免 CMP 造成 dishing（凹陷）與 erosion（侵蝕）導致的厚度不均。
- CMP-aware DFM：以模型預測研磨後的表面形貌，回饋調整填充策略。
良率模型與關鍵面積
DFM 的量化基礎是良率模型。隨機缺陷造成的良率常用 Poisson 或負二項模型：
$$Y = e^{-D_0 \cdot A_{\mathrm{critical}}}$$
其中 $D_0$ 為缺陷密度（defects/cm²）、$A_{\mathrm{critical}}$ 為關鍵面積（缺陷會造成失效的敏感區域）。
關鍵面積分析（CAA, Critical Area Analysis）找出版圖中對特定尺寸顆粒最敏感的區域，DFM 則設法縮小關鍵面積（如加大間距、加冗餘）。這把「設計選擇」與「量產良率」直接連結成可優化的目標。
| DFM 技術 | 對抗的失效 | 代價／取捨 |
|---|---|---|
| OPC／SRAF | 微影失真、線端縮短 | 光罩複雜、MDP 算力 |
| Redundant via | via 開路、電遷移 | 面積、繞線資源 |
| Dummy fill | CMP 厚度不均 | 增加寄生電容 |
| Wire widening | 隨機斷線 | 占用繞線軌道 |
製程變異與統計式設計
先進節點下，製程變異（process variation）——線寬、閘長、摻雜濃度的隨機與系統性偏差——使「角點（corner）」設計（只驗 SS/FF/TT 等極端組合）逐漸不足。業界轉向統計式時序分析（SSTA）與 DTCO（Design-Technology Co-Optimization，設計與製程協同優化）：在制定製程與設計規則時就同步考慮彼此，讓 standard cell 架構、繞線軌道數、與製程步驟一起被優化。EUV 導入後雖放寬了 multi-patterning 對規則的扭曲，但隨機效應（stochastic effects，光子打點不均造成的隨機缺陷）成為 DFM 的新前沿課題。
取捨與前沿
DFM 的本質是設計自由度與製造良率的交換：規則越嚴，良率越高，但設計密度與效能受限。GAA、背面供電、3D 堆疊等新結構不斷帶來新的設計規則與 DFM 需求。未來方向是機器學習輔助的 hotspot 預測（在繞線階段就預判微影難印區）與更深度的 DTCO，讓設計與製造從「先後交付」走向「同步協同」。
延伸閱讀：〈微影技術原理：把電路「印」到晶圓上〉、〈佈局與繞線（P&R）〉、〈良率與缺陷管理〉。