Home
Explore Uedu
Student Console
Register as Member/Login
(2) In future presentations of the research findings, in addition to the course project website and public presentations, your real name and personal information will not appear in this research report. If you are interested in the research results, we can provide you with an executive summary after the study is completed.
問卷中心
Teacher Console
Course Setup
Support & Messages
Uptime Data

UeduGPTs

--

Jupyters

0

Local AI

--

CISOSE26 本地 AI UG26
政治大學 AQI 19 29°C

AI Reply Desktop Notifications

Show a desktop notification when the AI TA finishes replying

Chat Message Notifications

Notify me when classmates post messages in the forum

Sound notification

Play an alert sound whenever there is a new notification

製程技術
製程技術

從砂到晶圓:長晶與切片

一粒沙子如何變成價值連城的半導體基底。

從砂到晶圓:長晶與切片 概念示意插圖
概念示意插圖(AI 生成,僅供輔助理解,非精確技術圖示)
研究所  ·  約 17 分鐘  ·  長晶柴可拉斯基法矽晶圓

從石英砂到電子級多晶矽

矽是地殼含量第二的元素,但自然界的矽以二氧化矽($\mathrm{SiO}_2$,石英砂)形式存在,且純度遠不足以製造半導體。晶圓製造的起點,是把石英砂一路提純到電子級多晶矽(EGS, Electronic-Grade Silicon)——純度達 11 個 9(99.999999999 %) 以上,意即每十億個矽原子中雜質少於一個。

提純的核心是西門子法(Siemens process):先以碳還原石英砂得到冶金級矽(98 % 純度),再轉化為三氯氫矽($\mathrm{SiHCl}_3$),經分餾提純後,在約 1100 °C 的鐘罩反應器中以氫氣還原,使高純矽沉積在加熱的矽芯棒上:

$$\mathrm{SiHCl}_3 + \mathrm{H}_2 \to \mathrm{Si} + 3\,\mathrm{HCl}$$

流程:冶金級矽 → $\mathrm{SiHCl}_3$(三氯氫矽)→ 分餾提純 → CVD 還原沉積 → 電子級多晶矽。

這一步把雜質濃度從 ppm 量級壓到 ppb 甚至 ppt 量級,是整個矽供應鏈中最耗能、技術門檻最高的環節之一。

柴可拉斯基法:把多晶拉成單晶

電子級多晶矽雖純,但晶格無序(多晶),無法直接用於製造對晶格缺陷極度敏感的電晶體。必須透過長晶轉為單晶。主流方法是 柴可拉斯基法(Czochralski, CZ)

CZ 長晶流程:
  1. 多晶矽於石英坩堝中以 RF 或電阻加熱熔融(矽熔點 1414 °C)
  2. 一顆已定向的單晶「晶種(seed)」浸入熔湯表面
  3. 晶種一邊旋轉一邊以極慢速度向上提拉
  4. 熔湯在固液界面結晶,複製晶種的晶格方向
  5. 控制提拉速率與溫度,依序拉出晶頸、晶肩、等徑晶身、晶尾

長晶的物理控制變數

  • 提拉速率(pull rate):典型約 0.5~2 mm/min,是決定晶體直徑與缺陷密度的關鍵。拉太快直徑縮、缺陷增;拉太慢生產效率低。
  • 晶種旋轉與坩堝反轉:透過旋轉控制熔湯的對流與溫度對稱性,確保徑向均勻。
  • 柴可拉斯基比(V/G ratio):提拉速率 $V$ 與固液界面溫度梯度 $G$ 的比值,決定點缺陷的型態——$V/G$ 偏高傾向空位(vacancy, 形成 COP 缺陷),偏低傾向自填隙(interstitial, 形成差排環)。控制 $V/G$ 落在最適窗口可獲得「完美矽(perfect silicon)」。

摻雜與電阻率控制

長晶時即可在熔湯中加入摻質(硼形成 p 型、磷/砷/銻形成 n 型),但會遇到偏析(segregation) 問題:摻質在固相與液相的濃度比由偏析係數 $k_0$ 決定(多數摻質 $k_0 < 1$,意即固相含量低於液相)。隨著長晶進行,熔湯中摻質濃度逐漸升高,導致晶錠頭尾電阻率不均——這是 CZ 法的固有限制,須在切片後分區管控。

CZ 與 FZ 的取捨

另一種長晶法是浮帶法(FZ, Float Zone),不用坩堝,以感應加熱讓一段熔區沿多晶棒移動而結晶:

面向 柴可拉斯基法(CZ) 浮帶法(FZ)
是否用坩堝 用石英坩堝 無坩堝
氧含量 較高(坩堝引入氧) 極低
純度 更高
可達直徑 大(300 mm 主流,450 mm 研發) 較小
成本 較低 較高
主要用途 邏輯/記憶體主流 IC 高壓功率元件、偵測器

CZ 引入的氧(oxygen) 並非全然有害——適量間隙氧可形成氧析出物(oxygen precipitate),作為內部去疵(internal gettering) 的捕獲中心,把製程中污染的金屬雜質吸附遠離元件主動區,反而有益良率。這是 CZ 矽在主流 IC 勝出的隱性優勢。

從晶錠到拋光晶圓:切片與後加工

長成的圓柱晶錠(ingot)須經一連串機械與化學加工,變成可進廠的鏡面晶圓:

晶錠 → 滾圓定徑 → 切定向平邊/凹口 → 線鋸切片 → 倒角 → 研磨(lapping)
     → 蝕刻去損傷層 → CMP 拋光 → 清洗 → 檢測 → 包裝
  • 線鋸切片(wire sawing):以鑲鑽石的多線鋸同時切出數百片,切口損耗(kerf loss)是材料浪費的主因。每片切下後仍帶有鋸切造成的次表面損傷層(subsurface damage)。
  • 倒角(edge grinding):把晶圓邊緣磨成圓弧,避免後續製程中邊緣崩裂成為缺陷源。
  • 研磨與蝕刻:移除鋸切損傷層並調整厚度。
  • 化學機械研磨(CMP)拋光:最終把正面拋成原子級平整的鏡面,表面粗糙度需在埃米(Å)等級,總厚度變異(TTV)與平整度(flatness)須滿足微影景深的嚴苛要求。

為什麼晶圓越做越大

晶圓直徑從早期 2 吋一路演進到 6 吋、8 吋(200 mm),現今先進廠主流為 12 吋(300 mm),450 mm 則長期停留在研發階段。放大直徑的經濟學很直觀:

$$\text{單片可切晶粒數} \propto \text{晶圓面積} \propto \text{直徑}^2$$

$$200 \ \mathrm{mm} \to 300 \ \mathrm{mm}:\text{面積增為} \ (300/200)^2 = 2.25 \ \text{倍}$$

→ 同樣製程步驟攤提到更多晶粒,單位成本下降。

但放大直徑的工程代價極高:更大的晶錠需更精密的長晶熱場控制以維持徑向均勻;更大的晶圓在製程中熱應力、翹曲(warpage)與自重變形都更難管理;全套設備(機台、傳輸、FOUP)都得重新設計。450 mm 遲遲未量產,正是因為其工程成本與良率風險未能換得足夠的經濟效益。

失效模式與品質指標

晶圓的品質直接設定了整廠良率的上限,關鍵缺陷與指標包括:

  • COP(Crystal Originated Particles):長晶時空位聚集形成的微小空洞,會在閘氧化層處造成漏電。
  • 差排(dislocation)與滑移線(slip line):熱應力下產生的晶格缺陷,會傳播並破壞元件。
  • 金屬污染:鐵、銅等過渡金屬即使 ppt 量級也會降低少數載子壽命,須靠 gettering 控制。
  • 平整度(SFQR/TTV):局部與整體厚度變異,直接吃掉微影的景深預算。

核心結論:一片看似平凡的銀色圓盤,背後是11 個 9 的提純化學、毫米級每分鐘的長晶熱力學控制、以及埃米級的表面加工 三者的精密疊加。CZ 法的提拉速率(0.5~2 mm/min)、$V/G$ 比的缺陷工程、氧的去疵雙面性,以及直徑放大的平方經濟學與工程代價,共同決定了晶片世界最底層的那塊基底。

延伸閱讀:〈矽晶圓:尺寸、規格與供應鏈〉、〈化學機械研磨(CMP)〉。

接著問 AI 助教

點一下複製提問,到 ClassroomGPT、優學伴(AIDA)或你的 UeduGPTs 頻道貼上,AI 會引用本專區內容回答。

AI 共讀助教正在陪你讀:從砂到晶圓:長晶與切片
嗨!我是這篇文章的共讀助教,只根據〈從砂到晶圓:長晶與切片〉的內容回答。可以問我「解釋某段」「舉個例子」「出題考我」,或反白文中段落後點下方「解釋選取段落」。