摻雜：替純矽注入「可控導電」的靈魂
純矽（本徵半導體）在室溫下載子濃度極低，幾乎不導電。半導體之所以有用，關鍵在於摻雜（doping）——刻意引入微量雜質原子，精準地把矽的導電型態與載子濃度調到設計值。
- n 型摻雜：加入第 V 族元素（磷 P、砷 As、銻 Sb），每個摻質原子多出一個價電子成為自由電子（施體, donor）。
- p 型摻雜：加入第 III 族元素（硼 B），每個摻質原子缺一個價電子形成電洞（受體, acceptor）。
當 n 型與 p 型區域相鄰，便形成 PN 接面（PN junction）——這是二極體、電晶體乃至所有半導體元件的基本構件。摻雜濃度的控制範圍極廣，從輕摻雜的約 $10^{15}$ $\mathrm{atoms/cm}^3$（井區）到重摻雜的逾 $10^{20}$ $\mathrm{atoms/cm}^3$（源汲極、接觸區），跨越五個數量級，且必須在空間上精準分布。
兩種摻雜技術：擴散 vs. 離子佈植
| 面向 | 熱擴散（diffusion） | 離子佈植（ion implantation） |
|---|---|---|
| 驅動機制 | 高溫下濃度梯度驅動擴散 | 高能離子束物理撞入 |
| 劑量控制 | 較難精確 | 由束流積分精確控制 |
| 深度控制 | 受溫度與時間耦合，較難獨立 | 由能量獨立控制 |
| 橫向擴散 | 嚴重（各向同性） | 輕微（方向性佳） |
| 溫度 | 高溫（>900 °C） | 室溫佈植 |
| 現代主流 | 早期/特殊用途 | 先進製程標準 |
早期靠熱擴散：在高溫爐中讓摻質從表面依菲克定律（Fick's law） 向內擴散。但擴散的深度與濃度由溫度與時間共同決定，兩者無法獨立控制，且橫向擴散嚴重，難以做出微縮所需的淺而陡的接面。離子佈植因此成為先進製程的絕對主流。
離子佈植的物理：能量決定深度、劑量決定濃度
離子佈植把摻質原子離子化、加速到高能，再射入晶圓。其精妙在於兩個控制變數彼此解耦：
- 佈植深度 ← 由「能量」控制（keV ~ MeV）
- 佈植劑量 ← 由「束流時間積分」控制（$\mathrm{ions/cm}^2$）
$$Q = \frac{I \times t}{q \times A}$$
其中 $I$ = 束流（A），$t$ = 時間，$q$ = 離子電荷，$A$ = 面積。
投影射程 Rp 與分布
入射離子在矽中與原子核及電子碰撞，逐漸損失能量而停止。其停止位置的統計分布近似高斯分布，由兩個參數描述：
$$N(x) = \frac{Q}{\sqrt{2\pi}\cdot\Delta R_p} \times \exp\left( -\frac{(x - R_p)^2}{2\cdot\Delta R_p^2} \right)$$
其中： - $R_p$ = 投影射程（projected range），分布峰值深度 - $\Delta R_p$ = 射程歧離（straggle），分布的標準差
投影射程 $R_p$ 隨能量增加而變深：低能（< 10 keV）形成超淺接面（源汲極延伸區），高能（數百 keV ~ MeV）可達數微米深（深井、隔離）。典型能量帶：
| 用途 | 典型能量 | 典型劑量 | 摻質 |
|---|---|---|---|
| 超淺源汲極延伸（USJ） | 0.2～5 keV | $10^{14}$～$10^{15}$ $\mathrm{ions/cm}^2$ | B、As |
| 源汲極重摻雜 | 數十 keV | > $10^{15}$ $\mathrm{ions/cm}^2$ | As、B |
| 通道/閾值調整 | 數十 keV | $10^{12}$～$10^{13}$ $\mathrm{ions/cm}^2$ | B、P |
| 深井（well） | 數百 keV ~ MeV | $10^{12}$～$10^{13}$ $\mathrm{ions/cm}^2$ | P、B |
離子佈植機的結構與物理
一台離子佈植機本質是一台精密的小型粒子加速器：
離子源 → 質量分析磁鐵 → 加速管 → 掃描/聚焦 → 晶圓靶
（電漿產生離子）（選出正確同位素）（加速到設定能量）（均勻掃過全片）
- 質量分析（mass analysis）：以磁場依荷質比（m/q）篩選，確保只有目標離子（如 $^{31}\mathrm{P}^+$）射向晶圓，排除雜質與多價離子。這是純度的保證。
- 束流掃描：以電磁或機械掃描讓束流均勻覆蓋整片晶圓，劑量均勻度須優於 1 %。
- 傾角佈植（tilt）：晶圓相對束流傾斜約 7°，以避免通道效應（channeling）。
通道效應：必須避開的物理陷阱
矽是單晶，若離子恰好沿著晶格的某個低指數方向（如 <110> 通道）射入，會像穿過一排排整齊的隧道，極少碰撞、射程異常加深，造成深度失控。對策有三：把晶圓傾斜 7° 並轉一個方位角、先以佈植造成表面非晶化（pre-amorphization）、或加一層犧牲氧化層打散方向。
退火：活化與修復的兩難
離子佈植是「物理硬塞」，剛佈植完的摻質原子多停在晶格的間隙位置（interstitial），並不提供載子；同時高能撞擊把矽晶格打得殘破不堪甚至非晶化。必須靠退火（annealing） 同時完成兩件事：
- 電性活化（activation）：讓摻質原子移入替代位置（substitutional site），取代矽原子才能釋放載子。
- 損傷修復（damage repair）：以固相磊晶再生（SPER）讓非晶層重新結晶，修復晶格。
但退火有個核心兩難——熱預算 vs. 接面陡峭度：
溫度越高、時間越長 → 活化越完全、損傷修復越好，但摻質擴散越嚴重 → 淺接面被「抹開」變深變緩。
先進製程為了維持超淺接面（USJ）的陡峭度，退火技術一路演進：
| 退火技術 | 時間尺度 | 特點 |
|---|---|---|
| 爐管退火 | 分鐘～小時 | 擴散嚴重，已淘汰於先進製程 |
| RTA（快速熱退火） | 秒 | 大幅減少擴散 |
| Spike anneal | 次秒 | 升降溫極快，峰值停留極短 |
| 雷射/閃光退火 | 毫秒～微秒 | 近乎零擴散，活化最大化 |
毫秒級雷射退火能在表面瞬間達到接近熔點的高溫又立即冷卻，使摻質幾乎來不及擴散就被「凍結」在替代位置——這是製作數奈米級陡峭接面的關鍵技術。
失效模式與前沿挑戰
- 瞬態增強擴散（TED, Transient Enhanced Diffusion）：佈植造成的過量間隙矽原子會在退火初期「踢」硼快速擴散，破壞淺接面，是 USJ 工程的主要敵人。pre-amorphization 與 spike/雷射退火即為對策。
- 劑量損失與外擴（dose loss / out-diffusion）：表面附近的摻質可能在退火時逸散，降低有效活化劑量。
- 三維結構的共形摻雜難題：FinFET 與 GAA 的鰭片/奈米片是立體的，傳統方向性離子束難以均勻摻雜側壁與被遮蔽面。對策包括電漿摻雜（PLAD/plasma doping） 與單層摻雜（monolayer doping） 等共形技術。
- 接觸電阻：先進節點源汲極的接觸電阻成為主要寄生電阻，需極高表面活化濃度（趨近固溶度極限）配合矽化物界面工程。
核心結論：離子佈植之所以取代熱擴散成為摻雜主流，關鍵在於它讓深度（由能量）與劑量（由束流積分）彼此解耦，並以質量分析確保純度。但「物理硬塞」必然伴隨晶格損傷，因此佈植與退火是不可分割的一體兩面——而退火又卡在「活化要熱、淺接面怕熱」的兩難中，逼出毫秒級雷射退火這類極端工程。當電晶體走入 FinFET/GAA 的三維時代，連「方向性離子束」這個前提都受到挑戰，摻雜技術正再一次面臨範式轉移。
延伸閱讀：〈離子佈植機〉、〈電晶體結構演進：平面、FinFET 到 GAA〉。