一條經驗觀察如何成為產業憲法
1965 年提出的摩爾定律，原始陳述是「積體電路上的元件數每年翻倍」，1975 年修正為每約兩年翻倍。它從未是物理定律，而是一條經濟與工程的自我實現預言：產業以兩年為節拍同步規劃資本支出、製程世代與設計藍圖，使這條觀察反過來成為驅動整個半導體文明的「憲法」。其威力在於把指數成長制度化——半世紀內單位晶片電晶體數成長了約十的數個次方倍。
要理解它為何能持續又為何終將遇限，必須拆解其背後三條彼此糾纏的縮放律：尺寸縮放、Dennard 縮放與成本縮放。
Dennard 縮放：黃金年代的物理引擎
真正讓摩爾定律「免費午餐」成立的，是 1974 年提出的 Dennard 縮放。其核心是：當所有尺寸與電壓同步縮小 $\kappa$ 倍（$\kappa > 1$），可同時得到多重紅利。
| 量 | 縮放關係 | 效果 |
|---|---|---|
| 線寬、閘長 | $\times 1/\kappa$ | 元件變小 |
| 電壓 $V$、電流 $I$ | $\times 1/\kappa$ | 場強守恆 |
| 閘延遲 | $\times 1/\kappa$ | 速度變快 |
| 每元件功耗 | $\times 1/\kappa^2$ | 更省電 |
| 元件密度 | $\times \kappa^2$ | 更多電晶體 |
關鍵結論：功率密度（每單位面積功耗）大致守恆。因此每一世代可塞入更多、更快、單位功耗更低的電晶體，而晶片整體散熱不惡化。這是 1980 年代到 2000 年代初頻率與密度齊飛的物理基礎。
Dennard 縮放的終結：漏電與功耗牆
約在 2005 年前後，Dennard 縮放破局。根因是閾值電壓 $V_{th}$ 無法繼續隨之等比下降：
- 次臨界擺幅受室溫波茲曼極限約束，下限 60 mV/dec，截止電流 $I_{off} \propto \exp(-q(V_{GS}-V_{th})/nkT)$。$V_{th}$ 一旦壓低，靜態漏電指數上升。
- 閘氧化層薄至約 1.2 nm 以下，量子穿隧漏電急劇增加。
於是靜態功耗從可忽略變成主導項，功率密度不再守恆而是隨密度上升，撞上俗稱的「功耗牆（power wall）」。產業的回應是放棄追求單核頻率、轉向多核並行——這正是 2005 年後處理器頻率停滯在數 GHz、核心數卻持續增加的根本原因。摩爾定律（密度）尚存，但 Dennard 縮放（免費效能）已死。
接棒的技術槓桿：材料、結構與微影
當純尺寸縮放難以為繼，產業靠一系列「等效縮放（equivalent scaling）」續命：
- 應變矽（strained silicon）：以應力提升載子遷移率 $\mu$，等效增加驅動電流。
- high-k 金屬閘極：以 HfO$_2$（介電常數約 20～25）取代 SiO$_2$，維持等效電容下加厚物理層、抑制穿隧漏電。
- FinFET（約 22／16 nm）→ GAA 奈米片（3／2 nm）：以三面、四面環繞閘極找回靜電控制，壓低漏電、續推 $V_{dd}$ 下降。
- EUV 微影（13.5 nm 波長）：解析度由 $CD = k_1 \lambda / \mathrm{NA}$ 決定。以極短波長 $\lambda$ 取代多重曝光的層層疊加，降低製程複雜度與成本。
這些槓桿讓「節點數字」得以延續，但每一步的研發與資本投入都在指數放大。
節點數字的去物理化：行銷名與實量的脫鉤
需特別澄清：「3 nm」「2 nm」早已不是任何單一物理尺寸。1990 年代前，節點約等於閘長；FinFET 後，節點成為綜合密度與效能的行銷代號，與實際線寬脫鉤。更具物理意義的量是接觸閘極節距（CPP）、金屬最小間距（MMP） 與邏輯電晶體密度（MTr/mm$^2$）。
學界因而改用更務實的指標衡量微縮：
$$ \text{電晶體密度} \approx \text{邏輯閘密度（MTr/mm}^2\text{）} $$
並輔以 $\mathrm{CPP} \times \mathrm{MMP}$ 的面積估算。理解這點，才不會被「埃米時代」的命名誤導，誤以為線寬真的小於矽原子間距（約 0.27 nm）。
成本縮放的反轉：每電晶體成本不再下降
摩爾定律最被忽視卻最致命的危機，是成本縮放反轉。歷史上每世代不僅電晶體變多，單顆電晶體成本也下降——這是經濟驅動力的核心。但進入 EUV 與多重曝光時代：
- 單片光罩組成本、EUV 機台折舊、製程步驟數（先進節點達數千道）使每片晶圓成本巨幅上升。
- 良率學習曲線拉長，初期缺陷密度高。
結果是若干先進節點的每電晶體成本趨平甚至上升，打破「越先進越便宜」的鐵律。這使得並非所有產品都該追逐最先進節點——成本最佳節點（cost-optimal node）成為設計取捨的核心議題。
後摩爾時代：從微縮到系統級縮放
當二維微縮報酬遞減，產業把戰場從「電晶體」轉向「系統」：
- 先進封裝與 Chiplet：以 2.5D／3D 整合、混合鍵合，把不同製程節點的晶粒拼組，於封裝層延續密度與頻寬成長（有時稱 More than Moore）。
- DTCO／STCO（設計─製程／系統─技術協同最佳化）：跨設計與製程聯合優化，如背面供電（BSPDN）把電源網從正面移到背面，騰出正面繞線資源。
- 架構專用化：以領域專用架構（如 AI 加速器、近記憶體運算）換取能效，繞過通用微縮的物理瓶頸。
摩爾定律作為「每兩年密度翻倍」的字面承諾正在減速，但作為「持續提升每瓦運算」的精神，正以系統級縮放的形式延續。它不是死亡，而是換了戰場。
延伸閱讀：節點數字的去物理化細節見〈製程節點是什麼？從微米到奈米與「埃米」時代〉；元件結構如何接棒見〈什麼是半導體？從矽到晶片〉。